

Prova scritta di Fondamenti di Elettronica

13 febbraio 2013

parte digitale


Nome: Cognome: Matricola:

Punti Assegnati:/.....///..... =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO} [V]	0.5	-0.5
β' [$\mu A/V^2$]	300	150
γ [$V^{1/2}$]	0.0	0.0
λ [V^{-1}]	0.0	0.0
L_{MIN} [μm]	0.15	0.15
C_{ox}	8 [fF/ μm^2]	8 [fF/ μm^2]
C_{GS0}	1.0 [fF/ μm]	1.0 [fF/ μm]

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.



Si consideri la logica dinamica DOMINO in figura, che pilota un carico puramente capacitivo $C_L=30fF$, trascurando l'effetto del *self-loading*. Si risponda ai seguenti quesiti:

- (6 punti) si disegni lo schema della rete di pull-down per implementare la funzione EX-OR tra A e B sull'uscita F;
- (6 punti) assumendo che i transistori M1, M2 e la rete di pull-down siano tutti a dimensionamento minimo, si determini il dimensionamento dell'invertitore che minimizza il ritardo di propagazione di caso peggiore dell'intera porta (invertitore compreso); nel dimensionamento dell'invertitore si dimensiona il pMOS in modo che il tempo di salita dell'invertitore sia uguale al suo tempo di discesa;
- (6 punti) si calcoli il ritardo complessivo della porta, per ogni possibile configurazione degli ingressi, nella fase di valutazione;
- (6 punti) si determini la durata della fase di precarica;
- (6 punti) si determini la potenza dinamica dissipata dalla porta (nel suo complesso) quando la frequenza di clock vale 500MHz, assumendo che gli ingressi A e B siano mutuamente incorrelati e con probabilità del 50% di essere '1'.